LAPORAN HASIL PERCOBAAN 
                          
                         No.Percobaan         : 03 / Lab.EK / 2018 
                         Judul Percobaan            : FLIP FLOP (FF) 
                         Nama Praktikan             : 1. Ardhi Hutagalung 
                                                      2. Azri Wahyuda 
                                                       3. Delon Tarigan 
                                                        4. Juanda Sitorus 
                                                      5. Kartika Panjaitan 
                                                      6. Miranda Hutabarat 
              
                         Kelas/Group                : EK 3A / 04 
                         Tanggal Percobaan          : 03 Oktober 2018 
                         Tanggal Penyerahan         : 01 November 2018 
                         Instruktur                 : Herri Trisna Frianto  
                                                     
              
                                                  
                                                         i 
                          
                                                      
               
                         DAFTAR ISI 
                                  
       I.     TUJUAN ............................................................................................ 1 
       II.    DASAR TEORI ............................................................................... 1 
       III.   ALAT DAN BAHAN ....................................................................... 2 
       IV.   LANGKAH KERJA .............................................................................. 3 
       V.    HASIL PERCOBAAN ...................................................................... 3 
       VI.   TUGAS DAN PERTANYAAN ........................................................... 3 
       VII.  ANALISA  ..................................................................................... 4 
       VIII. KESIMPULAN .............................................................................. 4 
       IX.   LAMPIRAN ................................................................................... 5 
               
               
                                 ii 
               
                                                            
                 
                           FLIP FLOP (FF) 
          I. TUJUAN : 
            1.  Membangun dan mengamati operasi dari RS-FF NAND gate dan RS-FF NOR gate 
            2.  Membuktikan fungsi operasi dari RS-FF 
          II. DASAR TEORI : 
                     Flip-flop  (FF)  adalah  suatu  rangkaian  logika  yang  mempunyai  sifat 
              memori dimana outputnya selain dipengaruhi oleh input-inputnya juga ditentukan oleh 
              keadaan logika output sebelumnya. Oleh karena sifat memori ini, hampir setiap sistem 
              digital menggunakan FF. 
                 
                Reset-Set (RS) –FF adalah rangkaian memori dasar yang mempunyai dua output 
              yang berlawanan, yaitu : Q dan ¯Q. Flip-flop ini dapat dibangun dengan NAND gate 
              dan NOR gate seperti gambar -9. 
                                                     
                                                           
                 
                 
                Operasi logika dari RS –FF NAND gate dapat dinyatakan seperti berikut ini. Output 
              RS –FF yang dibangun dengan NAND gate akan berlogika 1 bila S = 1 dan R = 0, 
              sebaliknya bila S = 0 dan R = 1 maka output berlogika 0. Akan tetapi pada saat S = R 
              = 0, maka output dapat berada dalam salah satu dari keadaan logika “0” atau “1” 
              sehingga disebut keadaan tak menentu. Bila S = R = 1 maka output tidak akan berubah 
              atau sama dengan keadaan sebelumnya, keadaan inilah yang disebut keadaan dari flip-
              flop. 
                RS-FF yang dibangun dengan NOR gate akan diperoleh keadaan operasi logika 
              output yang berbeda. Output akan berlogika “1” pada saat S = 1 ; R = 0 maka output 
              keadaan,  sedangkan  bila  S  =  R  =  1  maka  keadaan  output  sama  dengan  keadaan 
              sebelumnya. 
                Dari uraian diatas maka jelas perbedaan operasi logika yang dihasilkan dari kedua 
              rangkaian  flip-flop  tersebut.  Hal  ini  diperlihatkan  pada  table  kebenaran  rangkaian 
              berikut ini. 
                 
                                      
                                     1 
                 
                                                                                                         
                             
                            TABEL KEBENARAN – 4 
                             
                            RS-FF NAND GATE 
                             
                            S      R      Q 
                            0      0      * 
                            0      1      0 
                            1      0      1 
                            1      1      M 
                             
                            RS-FF NOR GATE 
                             
                            S      R      Q 
                            0      0      M 
                            0      1      1 
                            1      0      0 
                            1      1      * 
                             
                            Catatan : * = Tidak menentu 
                                 M = Memory 
                                                                   
                   
                  III. ALAT DAN BAHAN 
                         1.  Catu Daya 5V                   : 1 buah 
                         2.  Multimeter                     : 1 buah 
                         3.  Modul  IC                      : 1 buah 
                         4.  Modul LED                      : 1 buah 
                         5.  IC      : 7400                 : 1 buah 
                                       : 7402               : 1 buah 
                         6.  Kabel penghubung secukupnya 
               
              IV. LANGKAH KERJA 
                                                                 2